Este site pode obter comissões de afiliação a partir dos links desta página. Termos de uso. 
Crédito: Getty Images
O número de transistores de CPU modernos é enorme: a AMD anunciou no início deste mês que a implementação completa do CPU Epyc "Rome" da 7 nm pesa 32 bilhões de transistores. Para isso, a Cerebras Technology diz: "Segure minha cerveja". A empresa focada em IA projetou o que chama de Wafer Scale Machine. O WSE é uma caixa de aproximadamente 20 cm por 30 cm e contém aproximadamente 1,2 trilhão de transistores.
Fiquei muito surpreso ao ver uma empresa que trouxe produtos de escala de wafer para esse mercado rapidamente. Recentemente, a idéia do processamento da escala de wafer chamou a atenção como uma possível solução para a dificuldade de dimensionar o desempenho. No estudo que discutimos no início deste ano, os pesquisadores avaliaram a ideia de construir uma GPU grande na maioria das bolachas de 100 mm. Eles descobriram que a técnica poderia produzir um processador decente de alto desempenho e também poderia ser efetivamente dimensionada para um tamanho de nó maior. O WSE da Cerebra certamente se qualifica como grande: a área total é muito maior que o projeto hipotético que consideramos no início deste ano. Esta não é uma bolacha de 300 mm em tamanho real, mas tem uma área de superfície superior a 200 mm.
A maior GPU,
Apenas para comparação, meça 815 milímetros quadrados e empacote transistores 21.1B. Portanto, o Cerebras WSE é apenas um um pouco maior, à medida que essas coisas progridem. Algumas empresas enviam fotos de suas fichas junto com um pequeno objeto comum, como uma moeda. Cerebras enviou sua foto de dados para o teclado.
Nenhuma foto: slot PCIe x1600.
Como você pode ver, isso se compara muito bem.
O Cerebras WSE contém 400.000 núcleos algébricos lineares raros, 18 GB de memória total da matriz, 9PB / s de largura de banda de memória entre chips e separam larguras de banda de tecido de até 100Pbit / s. Todos os chips são construídos no processo FinFET TSMC 16nm. Como esses chips são construídos a partir de (principalmente) bolachas individuais, a empresa implementou um método de roteamento em torno de núcleos defeituosos na matriz e pode manter as matrizes conectadas mesmo que possuam núcleos defeituosos na seção de wafer. A empresa disse que implementou uma matriz de matriz redundante, embora ainda não tenha sido discutida especificamente. Detalhes sobre o design são apresentados em Hot Chips esta semana.
WSE: "CPU" parece insuficiente – esfria usando placas frias maciças que estão acima do silício, com tubos de água montados verticalmente usados para resfriamento direto. Como não há um pacote tradicional grande o suficiente para caber no chip, a Cerebras o projetou. A PCWorld descreveu como "uma combinação de PCBs, bolachas, conectores especiais que conectam os dois e placas frias". Detalhes sobre o chip, como desempenho bruto e consumo de energia, ainda não estão disponíveis.
Um processador de escala de bolacha totalmente funcional, comercializado em escala, será uma demonstração empolgante de se essa abordagem tecnológica tem relevância para o mercado mais amplo. Embora nunca veremos os componentes do consumidor vendidos dessa maneira, há interesse em usar o processamento em escala de wafer para melhorar o desempenho e o consumo de energia em vários mercados. Se os consumidores continuarem movendo cargas de trabalho para a nuvem, especialmente cargas de trabalho de alto desempenho, como jogos, não é loucura pensar que um dia poderemos ver os fabricantes de GPU tirar proveito dessa idéia e criar vários componentes que nem todos pode fazer para apoiar sistema de jogos na nuvem no futuro.
Agora lê:
